Re:SystemC

>Верилог достал своей паскалеподобностью.

А чего в нем такого уж паскалеподобного? begin и end ? Кроме begin и end я ничего паскалеподобного в нем не нашел. Наоборот, довольно компактный язык. Не буду говорить про большие проекты типа микропроцессоров, но для проектов небольшого размера он мне больше нравится чем VHDL.

Если разговор идет о бесплатном или свободном софте, то из всех свободных симуляторов верилога, которые есть в природе, для реальной работы годится только один — icarus verilog, и то после доработки напильником (я имею ввиду поддержку SDF). Бесплатный софт (ISE), который можно скачать с сайта xilinx, лишен нормального симулятора — там есть драконовское ограничение на число строк исходника на verilog или vhdl. И для post&place routing модели это ограничение легко превышается. Поэтому синтезатор (и все вспомогательные утилиты) из ISE + icarus verilog + gtkwave представляет из себя минимальный комплект для хоть какой-то реальной работы под linux. С vhdl уже есть проблемы — нет нормального опенсорсного симулятора. Что же касается SystemC, то симулятор под linux вроде бы есть (можешь погуглить), а вот с синтезатором похоже проблемы. И в xilinx ISE синтезатора для SystemC вроде бы нет, а есть платная приблуда SystemCrafter: http://www.xilinx.com/products/design_tools/logic_design/advanced/esl/systemcrafter.htm которая производит RTL VHDL, который синтезируется потом любым VHDL синтезатором (например тем же xst из ISE). Вроде бы можно зарегистрироваться и попросить у них evaluation copy этого самого systemcrafter'а.

Поэтому я предлагаю попробовать SystemC для поведенческой симуляции (погугли насчет симулятора под linux), SystemCrafter для синтеза в RTL VHDL (если тебе удастся его достать), а дальше ISE + icarus verilog для получения прошивки и post&place routing симуляции (но придется повозиться с прикручиванием SDF). Для просмотра временных диаграмм — gtkwave.