<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0"
					xmlns:content="http://purl.org/rss/1.0/modules/content/"
					xmlns:wfw="http://wellformedweb.org/CommentAPI/"
					xmlns:atom="http://www.w3.org/2005/Atom"
				  >
<channel>
<atom:link rel="self"  type="application/rss+xml"  href="http://rulinux.net/rss_from_sect_4_subsect_10_thread_43564"  />
<title>rulinux.net - Форум - Talks - Intel&#039;овские процессоры</title>
<link>http://rulinux.net/</link>
<description><![CDATA[Портал о GNU/Linux и не только]]></description>
<image><title>rulinux.net - Форум - Talks - Intel&#039;овские процессоры</title>
<link>http://rulinux.net/</link>
<url>http://rulinux.net/rss_icon.png</url>
</image>
<item>
<title>Re:Intel&#039;овские процессоры</title>
<link>https://rulinux.net/message.php?newsid=43564&amp;page=1#226907</link>
<guid>https://rulinux.net/message.php?newsid=43564&amp;page=1#226907</guid>
<pubDate>Wed, 29 May 2024 17:22:49 +0300</pubDate>
<description><![CDATA[<p>значит под крышкой &quot;чип&quot; не один.. а видишь ты только то, что показывает ME..<br><br>согласен с Торвальдсом: в топку эти векторные инструкции, лучше ещё пару ядер вместо них.. </p>]]></description>
</item>
<item>
<title>Re:Intel&#039;овские процессоры</title>
<link>https://rulinux.net/message.php?newsid=43564&amp;page=1#226904</link>
<guid>https://rulinux.net/message.php?newsid=43564&amp;page=1#226904</guid>
<pubDate>Wed, 29 May 2024 13:53:13 +0300</pubDate>
<description><![CDATA[<p>Да наплевать, в целом, на AVX-512, гораздо больше меня смущает наличие _двух разных_ наборов инструкций на одном чипе, и уж совсем смущает возможность программно его менять.<br><br>А так-то, в целом, удлинять ширину SIMD, в чём проблема? Ну не хочешь -- не пользуйся. </p>]]></description>
</item>
<item>
<title>Re:Intel&#039;овские процессоры</title>
<link>https://rulinux.net/message.php?newsid=43564&amp;page=1#226898</link>
<guid>https://rulinux.net/message.php?newsid=43564&amp;page=1#226898</guid>
<pubDate>Tue, 28 May 2024 09:42:11 +0300</pubDate>
<description><![CDATA[<p>для ширнармасс выбор алдэерлэйков: N95-N97-N100 и какой-нибудь i3 в той же ценовой. главное - прикрутили аппаратное декодирование av1, а не вот это всё..<br><br>кроме того, avx-512 ни в приложениях, ни в железе так широко применяться не будет, как avx2. оч специфичная штука с нюансами в компиляторах (шланг/гэцэцэ).<br><br>Linus Torvalds: &quot;I hope AVX-512 dies a painful death, and that Intel starts fixing real problems instead of trying to create magic instructions to then create benchmarks that they can look good on&quot; https://www.zdnet.com/article/linus-torvalds-i-hope-intels-avx-512-dies-a-painful-death/ </p>]]></description>
</item>
<item>
<title>Intel&#039;овские процессоры</title>
<link>https://rulinux.net/message.php?newsid=43564&amp;page=1#226894</link>
<guid>https://rulinux.net/message.php?newsid=43564&amp;page=1#226894</guid>
<pubDate>Tue, 28 May 2024 04:56:42 +0300</pubDate>
<description><![CDATA[<p>Я тут почитал вот это:<br><br>https://en.wikipedia.org/wiki/Alder_Lake<br><br><i>>The P and E cores of early versions of Alder Lake CPUs reported different CPUID models. This has caused issues with digital rights management systems that perceive the P and E cores as being separate computers, and falsely enforce license restrictions preventing a particular piece of software from being executed on more than one device at a time.</i><br> <i>>This problem has been fixed in a microcode update. The P and E cores now return the same CPUID when both are enabled. A different CPUID is reported when E cores are disabled and only P cores are enabled. The AVX-512 instruction set extension is implemented in the P cores but disabled due to incompatibility with the E cores.[32] Hackers have shown that it is possible to enable the AVX-512 instructions on the P cores when the E cores are disabled and an old microcode version is used.</i><br> Это какая-то жесть. Овернжиниринг высшей степени. </p>]]></description>
</item>
</channel>
</rss>